 Data Sheet

Figure 30. Mirrored Voltage Sequencer Timing Diagram

The timing diagram for the mirrored voltage sequencer is
shown in Figure 30.
Equation 18 through Equation 21 must account for the

MIRROR

, in the calculations of the voltage

thresholds. To calculate these new thresholds, see Equation 28
through Equation 31.

(

)





=

+

L

MIRROR

PULLUP

1

C

R

R

t

REF

e

V

V1

1

(28)

(

)

=

+

L

MIRROR

PULLUP

2

C

R

R

t

REF

e

V

V2

1

(29)

(

)





=

+

L

MIRROR

PULLUP

3

C

R

R

t

REF

e

V

V3

1

(30)

(

)





=

+

L

MIRROR

PULLUP

4

C

R

R

t

REF

e

V

V4

1

(31)

R

MIRROR

provides the mirrored delay by prolonging the discharge

time of the capacitor. The mirrored voltage sequencer uses the
same threshold in Equation 28 to Equation 31 in a decreasing
order. To calculate the exact value of the mirrored delay time,
see Equation 32 through Equation 35.

=

REF

L

MIRROR

5

V

V

C

R

t

4

ln

(32)

=

REF

L

MIRROR

6

V

V

C

R

t

3

ln

(33)

=

REF

L

MIRROR

7

V

V

C

R

t

2

ln

(34)

=

REF

L

MIRROR

8

V

V1

C

R

t

ln

(35)

MIRRORED VOLTAGE SEQUENCER EXAMPLE

To illustrate how the mirrored voltage sequencer works, see
Figure 27 and then consider a system that uses a V

REF

of 1 V and

requires a delay of 50 ms when SEQ changes from low to high
impedance, and between each regulator when turning on. These
considerations require a rise time of at least 200 ms for the pull-up
resistor (R

PULLUP

) and the load capacitor (C

L

). The sum of the

resistance of R

MIRROR

and R

PULLUP

must be large enough to charge the

capacitor longer than the minimum required delay. For a
symmetrical mirrored power-down sequence, the value of R

MIRROR

must be much larger than R

PULLUP

. A 10 kΩ R

PULLUP

value limits the

pull-down current to 100 µA while giving a reasonable value for
R

MIRROR

. A typical 1 µF capacitor together with a 150 kΩ R

MIRROR

value gives a value of

t

MAX

= 2.197((160 × 10

3

) × (1 × 10

−6

)) = 351 ms

(36)

The threshold voltage required by each comparator is set by
Equation 28 to Equation 31. For example,

=

×

×

×

×

6

10

1

3

10

160

3

10

50

e

V

V1

REF

where V1 = 268.38 mV.
Therefore, V2 = 464.74 mV, V3 = 608.39 mV, and V4 =
713.5 mV.
Next, consider 10 µA as the maximum current (I

DIV

) flowing

through the resistor divider network. This current gives the total
resistance of the divider network (R

DIV

) and the individual

resistor values using Equation 22 to Equation 27, resulting in
the following:
•  R

DIV

= 100 kΩ

•  R1 = 26.84 kΩ ≈ 26.7 kΩ
•  R2 = 19.64 kΩ ≈ 19.6 kΩ
•  R3 = 14.37 kΩ ≈ 14.3 kΩ
•  R4 = 10.51 kΩ ≈ 10.5 kΩ
•  R5 = 28.65 kΩ ≈ 28.7 kΩ

SEQ

V

CL

OUT4

OUT3

OUT2

OUT1

t

4

t

3

t

2

t

7

t

8

t

1

t

5

t

6

V1

V2

V3

V4

V4

V3

V2

V1

12207-

200

Rev. 0 | Page 13 of 15

Part No.

Description 